Xilinx KCU116: Den kostnadseffektive FPGA-utviklingsplattformen for nettverk og lagring på 100 Gbps

The Kintex® UltraScale+™-familien anses for å være den beste FPGA-enheten med tanke på forhold mellom pris/ytelse/watt (effekt) bygget på TSMC 16 nm FinFET-teknologi fra Xilinx®. Kombiner den nye UltraRAM-en og den nye SmartConnect (optimaliseringsteknologi sammenkobling), denne enheten leverer den mest kostnadseffektive løsningen for enheter som krever transceivere med høy kapasitet for 100 Gbps tilkoblingskjerner. Denne familien er designet spesielt for nettverks- og lagringsenheter som nettverkspakkebehandling og trådløs MIMO-teknologi, 100 Gbps kablet nettverk, industri- og datasenternettverksakselerasjon og NVMe SSD (solid-state drive) lagringsakselerasjon. Denne artikkelen demonstrerer 100 Gbps-løsningen for TCP Offload Engine-nettverk og NVMe SSD-implementering på Xilinx sin KCU116-evalueringssett ved å bruke Design Gateways TOE100G-IP Core som er for CPU-løsninger med 12 GB/s TCP-overføring over 100 GbE-grensesnitt og NVMeG4-IP Core som er i stand til å oppnå utrolig rask ytelse på omtrent 4 GB/s per SSD.

Introduksjon til Kintex® UltraScale+ KCU116-evalueringssett

KCU116 er ideell for å evaluere viktige Kintex UltraScale + -funksjoner, spesielt 28 Gbps transceiverytelse. Dette settet er godt egnet for rask prototyping basert på en XCKU5P-2FFVB676E FPGA-enhet.

Inkludert på kortet er 1 GB 32-bit DDR4-2666, FMC-utvidelsessporter for 1 stk M.2 NVMe SSD, og PCIe Gen4 x8-baner for opptil 2 stk tilkoblinger av M.2 NVMe SSD. 16 stk 28 Gbps GTY-transceivere er tilgjengelige for implementering både med PCIe Gen4 og 100 GbE-grensesnitt, samt flere tilkoblinger for periferiutstyr og FPGA-logikk for brukertilpasset design.

Figur 1: KCU116-evalueringssett. (Bildekilde: Xilinx Inc.)

Sammen med Design Gateways IP-kjerner, gir KCU116 alt som er nødvendig for å utvikle toppmoderne 100 Gbps nettverks- og lagringsløsninger uten MPSoC-støtte.

Implementering av 100 Gbps nettverks- og lagringsløsninger

Figur 2: Gbps nettverks- og lagringsløsning på KCU116. (Bildekilde: Design Gateway)

Selv om KintexUltraScale+-enheter ikke har MPSoC-teknologi som Zynq UltraScale+, er behandling av nettverk- og NVMe-lagringsprotokoll mulig å implementere uten å trenge prosessorer og operativsystem (OS), ved å utnytte Design Gateways IP-kjerner-løsninger:

1. TOE100G-IP: 100 GbE Full TCP-protokollstakk-IP Core uten å trenge en CPU
2. NVMeG4-IP: Frittstående NVMe-vertskontroller med innebygd PCIe Gen4 Soft IP

Både TOE100G-IP og NVMeG4-IP kan operere uten å trenge CPU/OS/driver. Brukerlogikk for kontroll og databane med begge IP-ene kan implementeres av ren maskinvarelogikk eller bare-metal OS av Microblaze, noe som muliggjør utviklingen av enheter og algoritmer på høyt nivå raskere og enklere uten å måtte bekymre seg for komplisert nettverk og NVMe-protokoller. Dette åpner nye muligheter for avanserte løsninger på systemnivå som sensorer for datafangst, ombord-databehandling og AI-baserte Edge computing-enheter.

Design Gateway sin TOE100G-IP for UltraScale+-enhet

Figur 3: TOE100G-IP-systemer. (Bildekilde: Design Gateway)

TOE100G IP-kjernen implementerer TCP/IP-stakk (i maskinvarelogikk) som kobles til Xilinx sin100 Gb Ethernet undersystem-modul (Ethernet Subsystem module) for maskinvare i underliggende lag. Brukergrensesnittet til TOE100G IP består av et registergrensesnitt for kontrollsignaler og et FIFO-grensesnitt for datasignaler. TOE100G IP er konstruert for å koble til 100 Gb Ethernet-undersystemet som bruker en 512-bits AXI4-ST for å koble til brukergrensesnittet. Ethernet-undersystemet, levert av Xilinx, inkluderer EMAC-, PC- og PMA-funksjoner. Klokkefrekvensen for brukergrensesnittet til 100 Gb Ethernet-undersystemet er lik 322,265625 MHz.

TOE100G-IP sine funksjoner

• Full implementering av TCP/IP stakk
• Støtter én økt med én TOE100G IP (flerøkt kan implementeres ved å bruke flere TOE100G IP-enheter))
• Støtter både server- og klientmodus (passiv/aktiv åpne og lukke)
• Støtte-jumboramme
• Enkelt datagrensesnitt med standard FIFO-grensesnitt
• Enkelt kontrollgrensesnitt med enports RAM-grensesnitt

FPGA-ressursbruk på XCKU5P-2FFVB676E FPGA-enheten er vist i tabell 1 nedenfor.

Tabell 1: Eksempel på implementeringsstatistikk for Kintex Ultrascale+-enhet

Flere detaljer om TOE100G-IP er beskrevet i databladet som kan lastes ned fra Design Gateway sitt nettsted.

Design Gateway sin NVMe PCIe Gen4-vertskontroller for GTY-transceivere

Kintex UltraScale+ har en GTY-transceiver som er i stand til å støtte et PCIe Gen4-grensesnitt, men en PCIe Gen4-integrert Block- og ARM-PROSESSOR er ikke tilgjengelig.

Design Gateway løste dette problemet ved å utvikle NVMeG4-IP-kjernen som er i stand til å kjøre som en frittstående NVMe-vertskontroller med innebygd PCIe soft IP og PCIe-brologikk i én kjerne. Aktivering av NVMe PCIe Gen4 SSD-tilgang forenkler brukergrensesnittet og gjør det mulig å utforme standardfunksjoner for enkel bruk, uten å trenge kunnskap om NVMe-protokollen.

Figur 4: NVMeG4-IP-blokkdiagram. (Bildekilde: Design Gateway)

NVMeG4 sine funksjoner

• Mulig å implementere programlag, transaksjonslag, datakoblingslag og noen deler av det fysiske laget for å få tilgang til NVMe SSD uten CPU eller eksternt DDR-minne
• Fungerer med Xilinx PCIe PHY IP konfigurert som en 4-bane PCIe Gen4 (256-biters bussgrensesnitt)
• Inkluderer 256 Kbyte RAM-databuffer
• Støtter seks kommandoer, dvs. Identify, Shutdown, Write, Read, SMART og Flush (valgfri ekstra kommandostøtte tilgjengelig)
• Brukerklokkefrekvens må være mer enn eller lik PCIe-klokke (250 MHz for Gen4)

FPGA-ressursbruk på XCKU5P-2FFVB676E FPGA-enheten er vist i tabell 2 nedenfor.

Tabell 2: Eksempel på implementeringsstatistikk for Kintex Ultrascale+-enhet.

Flere detaljer om NVMeG4 er beskrevet i databladet som kan lastes ned fra Design Gateway sitt nettsted.

Eksempel TOE100G-IP implementering og ytelsesresultat for KCU116

Figur 5 viser oversikten over referansekonstruksjonen basert for KCU116 for å demonstrere implementering av TOE100G-IP. Demosystemet inkluderer Bare-metal OS Microblaze-systemer, brukerlogikk og Xilinx sitt 100 Gb Ethernet undersystemer.

Figur 5: blokkdiagram for TOE100G-IP-demosystem. (Bildekilde: Design Gateway)

Demosystemet er konstruert for å evaluere TOE100G-IP-drift i både klient- og servermodus. Testlogikken tillater sending og mottak av data med et testmønster for høyest mulig datahastighet på brukergrensesnitt-siden. For et 100 GbE-grensesnitt med KCU116 kreves fire SFP+ -transceivere (25GBASE-R) og fiberkabel som vist i figur 6.

Figur 6: TOE100G-IP demomiljø satt opp på KCU116. (Bildekilde: Design Gateway)

Eksempelet på testresultat ved sammenligning av 100 G med andre (1G/10G/25G/40G) er vist i figur 7.

Figur 7: TOE100G-IP ytelsessammenligning med 1G/10G/25G/40G på KCU116. (Bildekilde: Design Gateway)

Testresultatet viser at TOE100G-IP er i stand til å oppnå en hastighet på ca. 12 GB/s TCP-overføring.

Eksempel av NVMeG4 - IP implementering og ytelsesresultat på KCU116

Figur 8 viser oversikten over referansekonstruksjonen basert på KCU116 for å demonstrere implementering av 1CH NVMeG4. Det er mulig å implementere flere forekomster av NVMeG4-IP for å oppnå høyere lagringsytelse hvis FPGA-ressursene er tilgjengelige fra brukertilpasset design.

For mer detaljer om NVMeG4-IP-referansedesign, vennligst se NVMeG4-IP-referansedesigndokumentet som finnes på Design Gateway sitt nettsted.

Figur 8: Oversikt over NVMeG4-IP-referansedesign. (Bildekilde: Design Gateway)

Demosystemet er konstruert for å skrive/verifisere data med NVMe SSD på KCU116. Brukeren styrer testoperasjonen gjennom en seriellkonsoll. For at NVMe SSD-en skal kunne grensesnitt mot KCU116, kreves et AB18-PCIeX16-kort som vist i figur 9.

Figur 9: NVMeG4 demomiljø satt opp på KCU116. (Bildekilde: Design Gateway)

Eksempelet på testresultat når du kjører demo-systemet på KCU116 mens du bruker 512 GB Samsung 970 Pro er vist i figur 10.

Figur 10: NVMe SSD lese-/skriveytelse på KCU116 ved hjelp av Samsung 970 PRO S. (Bildekilde: Design Gateway)

Konklusjon

Både TOE100G-IP og NVMeG4-IP Core gir løsningen for å utnytte 100 Gbps tilkoblingsmulighet på KCU116-kortet for nettverks- og NVMe-lagringsenheter. En TOE100G-IP er i stand til ca. 12 GB TCP-overføring over 100 GbE. NVMeG4-IP kan levere lagring med svært høy ytelse med NVMe PCIe Gen4 på omtrent 4 GB/s per SSD. Flere forekomster av NVMeG4-IP kan brukes til å danne en RAID0-kontroller og kan øke lagringsytelsen for å matche 100 GbE overføringshastigheten.

KCU116-evalueringssettet og Design Gateways nettverks- og lagrings-IP-løsninger gjør det mulig å oppnå målet om høyest mulig ytelse med lavest mulig FPGA-ressursbruk for en svært kostnadseffektiv løsning eller produkt basert på Xilinx ® Kintex UltraScale+®-enheten.

For mer informasjon om TOE100G-IP og NVMeG4-IP, er databladet, tilgjengelig referansedesign og demomiljøoppsett tilgjengelig på Design Gateway sitt nettsted på:

https://dgway.com/TOE100G-IP_X_E.html

https://dgway.com/NVMeG4-IP_X_E.html